



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2001 年 08 月 10 日

Application Date

申 請 案 號: 090119695

Application No.

申 請 人: 旺宏電子股份有限公司

Applicant(s)

局 Director General

陳明那

發文日期: 西元 9002 年 6 月 11 日

Issue Date

發文字號:

Serial No.

09111010439

申請日期:	案號:	
類別:		

(以上各欄	由本局填	註)
·	•	發明專利說明書
_	中文	一種非揮發性記憶體
發明名稱	英文	NON-VOLATILE MEMORY
	姓 名 (中文)	1. 閻慶芳
二、 發明人	姓 名 (英文)	1. Yen, Ching-Fang
	國籍	1. 中華民國 1. 台北縣新莊市豐年里14鄰豐年街100巷8號
	住、居所	
三、請人	姓 名 (名稱) (中文)	1. 旺宏電子股份有限公司
	姓 名 (名稱) (英文)	1. Macronix International Co. Ltd.
	國籍	1. 中華民國
	住、居所 (事務所)	1. 新竹科學園區力行路十六號
	代表人 姓 名 (中文)	1.胡 定 華
	代表人姓 名 (英文)	1.

四、中文發明摘要 (發明之名稱:一種非揮發性記憶體)

本發明係提供一種主記憶體陣列直接達接體門門係養性記憶體 pround array structure)。 東連接體體 pround array structure)。 東連接體 pround array structure)。 東京 pround arra

英文發明摘要 (發明之名稱:NON-VOLATILE MEMORY)

The present invention provides a non-volatile memory with a combination of a main memory array region and a redundancy memory array region, and le non-volatile memory has a virtual ground array structure. Both the main memory array region and the redundancy memory array region comprise a plurality of memory cells, a plurality of bit lines, and a plurality of ground lines. Wherein, each memory cell comprises a source and a drain positioned in a substrate of a semiconductor





四、中文發明摘要 (發明之名稱:一種非揮發性記憶體)

列能經由一共用源極/汲極而直接相鄰。

英文發明摘要 (發明之名稱:NON-VOLATILE MEMORY)

wafer. Each bit line is electrically connected to the drains of a predetermined number of memory cells in the main memory array region or the dundancy memory array region, and each ground line is electrically connected to the sources of a predetermined number of memory cells in the main memory array region or the redundancy memory array region. The non-volatile memory according to the present invention utilizes a main memory decoder and a redundancy memory decoder to make the main



四、中文發明摘要 (發明之名稱:一種非揮發性記憶體)

英文發明摘要 (發明之名稱:NON-VOLATILE MEMORY)

memory array region being directly adjacent to the redundancy memory array region through a common source/drain.



本案已向

國(地區)申請專利 申請日期 案號

主張優先權

無

有關微生物已寄存於

寄存日期 寄存號碼

無

五、發明說明(1)

發明之領域

本發明提供一種非揮發性記憶體,尤指一種將主記憶體陣列與冗餘記憶體陣列合併的非揮發性記憶體。

背景說明

現代的非揮發性記憶體除了包含有傳統的主記憶體陣列之外,也包含了所謂的冗餘記憶體陣列。冗餘記憶體陣列具有與主記憶體陣列完全相同的結構,是用來代替主記憶體陣列中被認定為失效之記憶單元。因此,經由如設計的非揮發性記憶體,在製造主記憶體陣列之記憶單元時期對大的製造缺陷,進而提升整個非揮發性記憶體的產率及其可使用數量。

請參考圖一,圖一為習知的非揮發性記憶體10的方塊圖。非揮發性記憶體10是製作於一半導體晶片的基底(未顯示)上。非揮發性記憶體10包含有一週邊電路區20及一記憶體陣列區50包含有一主記憶體陣列60以及一冗餘記憶體陣列80。週邊電路區20包含有一位址份認度單元24,用來儲存主記憶體陣列60中之失效記憶單元的位址資料、一主記憶體陣列接與解碼器26,電連接於主記憶體陣列60之複數條接地線GL、一主記憶體陣列位元線解碼器27、一冗餘記憶體陣列





五、發明說明 (2)

接地線解碼器 28, 電連接於冗餘記憶體陣列 80之複數條接地線 RGL,以及一冗餘記憶體陣列位元線解碼器 29。其中,各位元線 BL、 RBL係分別電連接於一傳輸電晶體,而主記憶體陣列位元線解碼器 27係電連接傳輸電晶體 (pass transistor)之閘極,冗餘記憶體陣列位元線解碼器 29亦電連接傳輸電晶體之閘極,使得各位元線 BL、 RBL可電連接於資料線 (data line)。

請參考圖二A及圖二B,圖二A為習知非揮發性記憶體10之記憶體陣列區50的結構示意圖,圖二B為習知非揮發記意體體10的記憶體陣列區50的電路示意圖。非揮發性記憶體10是設於一半導體晶片40之基底42上。記憶體陣列區50包含有一主記憶體陣列60、一冗餘記憶體陣列80、一場氧化層(field oxide)70設於主記憶體陣列60與冗餘記憶體陣列80之間,用來隔離主記憶體陣列60與冗餘記憶體陣列80、以及二個虛記憶體(dummy memory)72設於場氧化層70的兩側,用來隔離製程中場氧化層70對主記憶體陣列60與冗餘記憶體陣列80造成的影響。

主記憶體陣列 60包含有 M條 位元線 BL $_1$ ~ BL $_N$ 、 M+1條接地 GL $_1$ ~ GL $_{N+1}$ 、以及複數個記憶胞。每一記憶胞均包含有一源極區 54與一汲極區 56,形成於半導體晶片 40之基底 42 內,以及一閘極 58設於基底 42之上。每一接地線 GL分別電連接於主記憶體陣列 60內之一預定數目個記憶胞之源極區





五、發明說明 (3)

54,而每一位元線 BL則 分別 電連接於主記憶體陣列 60內之一預定數目個記憶胞之汲極區 56。在 M+1條接地線中, GL $_2$ ~ GL ു 用來操作兩旁的記憶胞,即接地線 GL $_2$ ~ GL 是由兩旁的記憶胞共用的,而接地線 GL 及 GL $_M$ +則只能用來操作單邊的記憶胞。另外, BL $_1$ ~ BL ു 用來操作兩旁的記憶胞,即位元線 BL $_1$ ~ BL 是由兩旁的記憶胞共用的。

冗餘記憶體陣列 80包含有 N條 位元線 RBL1~RBLN、N+1條接地線 RGL1~RGLN+1、以及複數個記憶胞。每一記憶胞均包含有一源極區 54與一汲極區 56,形成於半導體晶片 40之基份 42內,以及一閘極 58設於基底 42之上。每一接地線 RGL分別電連接於冗餘記憶體 陣列 80內之一預定數目個記憶胞之源極區 54,而每一位元線 RBL则分別電連接於冗餘記憶體 轉列 80內之一預定數目個記憶胞之級極區 56。在 N+1條接地線中, RGL2~RGL河用來操作兩旁的記憶胞,即接地線 RGL2~RGL产用來操作兩旁的記憶胞,即接地線 RGL2~RGL是由兩旁的記憶胞,用接地線 RGL2~RGL是由兩旁的記憶胞。另外, RBL1~RBL河用來操作兩旁的記憶胞,即位元線 RBL1~RBL是由兩旁的記憶胞所共用。

如圖二 B所示,欲對非揮發性記憶體 10中之記憶胞 M2 進行操作時,須先定址接地線 GL_2 、位元線 BL以及字組線 WL_1 ,以分別控制記憶胞 M2之源極 56、汲極 54以及閘極 58,使記憶胞 M2得以進行操作。位址緩衝器 22會分別傳送





五、發明說明(4)

一位址信號予可位址化記憶單元 24、主記憶體陣列接地線解碼器 26、主記憶體陣列位元線解碼器 27、冗餘記憶體陣列接地線解碼器 28以及冗餘記憶體陣列位元線解碼器 29。主記憶體陣列接地線解碼器 26會根據該位址信號解碼,以定址該接地線 GL2。主記憶體陣列位元線解碼器 27會根據該位址信號解碼,以驅動 (turn on)各傳輸閘 (pass gate)來定址位元線 BL1。同理,字組線 WL定址的方法也相類似。

如果傳送的位址信號與儲存在可位址化的記憶單元 24 配位址相符時,可位址化的記憶單元 24將會產生一相符信 號,以驅動 (turn on)冗餘記憶體陣列接地線解碼器 28及 冗餘記憶體陣列位元線解碼器 29。冗餘記憶體陣列接地線 解碼器 28根據位址緩衝器 22所傳來之位址信號解碼,以定 址一冗餘接地線。而冗餘記憶體陣列位元線解碼器 29則根 據位址緩衝器 22所傳來之位址信號解碼,以驅動 (turn on)各傳輸閘 (pass gate)來定址一冗餘位元線。

由於在習知的非揮發性記憶體 10之記憶體陣列區 50中,主要是利用設置於主記憶體陣列 60與冗餘記憶體陣列 50與冗餘記憶體陣列 20兩側的二虛記憶體 72,來隔絕主記憶體陣列 60與冗餘記憶體陣列 80。然而場氧化層 70以及這些無法儲存資料的虛記憶體 72會增加記憶體 9 區 50的佈局面積,因此當半導體製程的設計尺寸不





五、發明說明 (5)

繼縮小時,如何消除場氧化層70及虚記憶體72所佔用的佈局面積以增加記憶體陣列區之佈局面積的使用效率為一相當重要的課題。

發明概述

本發明之主要目的在於提供一種將主記憶陣列與冗餘記憶陣列合併的非揮發性記憶體,以解決習知技術所產生的問題。

本發明之非揮發性記憶體可經由控制主記憶體陣列解





五、發明說明 (6)

碼器以及冗餘記憶體陣列解碼器,使得主記憶體陣列與冗餘記憶體陣列能經由一共用源極/汲極而直接相鄰。也就是說,該主記憶體陣列區之邊界的接地線(或位元線)與該冗餘記憶體陣列區之邊界的接地線(或位元線)即可合併成一條共用接地線(或位元線)而與該共用源極/汲極相電連接,故該主記憶體陣列區係直接相鄰接於該冗餘記憶體陣列區。

由於本發明之非揮發性記憶體係經由控制主記憶體陣列解碼器及冗餘記憶體陣列解碼器,使得主記憶體陣列與份餘記憶體陣列能直接相鄰接。因此本發明不需要場氧化層及虛記憶體來將主記憶體陣列與冗餘記憶體陣列隔離,故能減少記憶體陣列區的佈局面積。

發明之詳細說明

請參考圖三,圖三為本發明之非揮發性記憶體 110的部份方塊圖。非揮發性記憶體 110包含有一週邊電路區 120及一記憶體陣列區 1500,其中位元線之相關部份未顯示於圖三中。記憶體陣列區 150包含有一主記憶體陣列 160及一餘記憶體陣列 170。週邊電路區 120包含有一位址緩衝器 122、一可位址化的記憶單元 124,用來儲存主記憶體陣列 160中之失效記憶單元的位址資料、一接地線解碼器 130,電連接於主記憶體陣列 160之接地線 GL、一冗餘接地線解





五、發明說明 (7)

碼 器 140, 電 連 接 於 冗 餘 記 憶 體 陣 列 170之 接 地 線 RGL。

請參考圖四以及圖五,圖四為本發明之非揮發性記憶體 110之記憶體陣列區 150的電路圖,圖五為本發明之非揮發性記憶體 110的記憶體陣列區 150的結構圖。非揮發性記憶體 110是設於一半導體晶片 180之基底 182上。記憶體陣列區 150包含有一主記憶體陣列 160以及一冗餘記憶體陣列 170。其中,主記憶體陣列 160次直接相連接於冗餘記憶體陣列 170,而且主記憶體陣列 160之邊界的接地線 GL MH與冗餘記憶體陣列 170之邊界的接地線 RGL是合併成一條共用檢 150線 RGL是合併成一條共用檢 150線 RGL。也就是說,設於主記憶體陣列區 160與冗餘記憶體陣列區 170之交界處的該主源極區以及該冗餘源極區係為一共用掺雜區。

主記憶體陣列 160包含有 M條 位 元線 BL 1~BL m、 M+1條接地線 GL 1~GL M+1、以及複數個記憶胞。每一記憶胞均包含有一源極區 184與一汲極區 186形成於一半導體晶片 180之基底 182內,以及一閘極 188設於基底 182之上,而閘極 188可為一控制閘極或一浮接閘極。每一接地線 GL均分別電連接於主記憶體陣列 160內之一預定數目個記憶胞之源極區 34,而每一位元線 BL則分別電連接於主記憶體陣列 160內之一預定數目個記憶胞之汲極區 186。在 M+1條接地線中,GL 2~GL M+1可用來操作設於兩旁的記憶胞,即接地線 GL 2~GL M+1 是由兩旁的記憶胞共用的,而接地線 GL 1, 因在主記憶體





五、發明說明 (8)

陣列 160的最邊緣,故只能用來操作單邊的記憶胞。

冗餘記憶體陣列 170包含有 N條 位元線 RBL1~RBLN、N+1條接地線 RGL1~RGLN+1、以及複數個記憶胞。每一記憶胞均包含有一源極區 184及一汲極區 186形成於半導體晶片 180之基底 182內,以及一閘極 188設於基底 182之上。每一接地線 RGL均分別電連接於冗餘記憶體陣列 170內之一預定數目個記憶胞之源極區 184,而每一位元線 RBL則分別電連接於冗餘記憶體陣列 170內之一預定數目個記憶胞之汲極區186。在 N+1條接地線中, RGL1~RGL河用來操作兩旁的記憶, 即接地線 RGL1~RGL是由兩旁的記憶胞共用的,而接地線 RGLN+1,因在冗餘記憶體陣列 170的最邊緣,故只能用來操作單邊的記憶胞。

請參考圖六 A, 圖六 A為本發明之接地線解碼器 130'及冗餘接地線解碼器 140'之一實施例的邏輯電路圖。接地線解碼器 130'包含有 M+1個副解碼器

(subdecoder)131-1'~131-M+1',每一個副解碼器131'係分別對應於主記體陣列160的一條接地線GL'。除了副解碼器131-1'及131-M'均包含二個三輸入NAND閘,用來接收位址信號、一個二輸入的NAND閘,其二輸入端分別電連接於二個三輸入NAND閘的輸出端,以及一個反向器,其輸入端電連接於NAND閘的輸出端。而對應於接地線GLM+1'的副解碼器131-M+1'則包含有一






五、發明說明 (9)

個三輸入的 NAND閘 132, 用來接收位址信號、一個二輸入的 NAND閘 133以及一反向器 134, 其中 NAND閘 133的一輸入端電連接於 NAND閘 132的輸出端,而另一輸入端則電連接於信號傳輸線 136'。

冗餘接地線解碼器 140'則包含有 N+1個副碼器 141-1'~141-N+1',每一個副解碼器 141'對應於冗餘記憶體陣列 170的一條接地線 RGL'。除了副解碼器 RGL'及 RGL N+1'之外,每一個副解碼器 141-2'~141-N'均包含有二個四輸入 NAND閘,用來接收位址信號以及相符信號、一個二輸入的 nAND閘,其二輸入端分別電連接於二個四輸入 NAND閘的輸出端,以及一個反向器,其輸入端電連接於 NAND閘的輸出端。而對應於接地線 RGL'的副解碼器 141-1'包含有一個四輸入的 NAND閘 142,用來接收位址信號及相符信號、一個二輸入的 NAND閘 143以及一個反向器 144,其中 NAND閘 143的一輸入端電連接於 NAND閘 142的輸出端,而另一輸出端則電連接於信號傳輸線 138'。

信號傳輸線 136'的兩端分別電連接於副解碼器 131-M+1'的二輸入 NAND閘 133的一個輸入端以及副解碼器 141-1'之四入 NAND閘 142的輸出端。而信號傳輸線 138'的兩端則分別電連接於副解碼器 141-1'的二輸入 NAND閘 143的一個輸入端以及副解碼器 131-M+1'之三輸入 NAND閘 132的輸出端。



五、發明說明 (10)

對非揮發性記憶體 110進行操作時,位址緩衝器 122會分別傳送一位址信號予接地線解碼器 130'以及可位址化的記憶單元 124。接地線解碼器 130'會根據該位址信號以及信號傳輸線 136'之信號解碼,以選擇主記憶陣列 160中適當的接地線 GL'。如果傳送的該位址信號與儲存在可位址化的記憶單元 124的位址相符時,可位址化的記憶單元 124將產生一相符信號,而該相符信號使得冗餘接地線解碼器 140'會根據該位址信號以及信號傳輸線 138'之信號解碼,以選擇冗餘記憶體陣列 170中適當的接地線 RGL'。

舉例來說,當接地線解碼器 130'欲驅動共用接地線GLC'時,副解碼器 131-M+的輸出 GL'M+被選擇,透過接地線解碼器 130'的副解碼器 131-M+1'之信號傳輸線 138'傳輸一互動信號予冗餘接地線解碼器 140'的副解碼器 141-1'使副解碼器 141-1'的輸出 RGL'1亦被選擇,使得副解碼器 131-M+1'以及 141-1'都被選擇(即等電位輸出)。反之,當冗餘接地線解碼器 140'欲驅動共用接地線 GLC'時,副解碼器 141-1'的輸出 RGL'被選擇,透過接地線解碼器 140'的副解碼器 141-1'之信號傳輸線 136'傳輸一互動信號予接地線解碼器 130'的副解碼器 131-M+1',使副解碼器 131-M+1'的輸出 GLM+1'被選擇,使得副解碼器 131-M+1'以及 141-1'都被選擇(即等電位輸出)。

請參考圖六 B, 圖六 B為本發明之接地線解碼器 130''





五、發明說明 (11)

及冗餘接地線解碼器 140''之另一實施例的邏輯電路圖。本實施例與圖六 A所述之實施例的主要不同之處在於:對應於接地線 GL'' M+的副解碼器 131-M+1',係包含有一個三輸入的 NAND閘 132,用來接收位址信號、一反向器 134、以及一三態輸出反向器 135。其中反向器 134的一輸入端電連接於 NAND閘 132的輸出端,三態輸出反向器 135的一輸入端電連接於反向器 134的輸出端,而三態輸出反向器 135的控制端則電連接於信號傳輸線 136''。

副解碼器 141-1'包含有一個四輸入的 NAND閘 142,用不接收位址信號及相符信號、一反向器 144、以及一三態輸出反向器 145,其中反向器 144的一輸入端電連接於 NAND閘 142的輸出端,三態輸出反向器 145的一輸入端電連接於反向器 144的輸出端,而三態輸出反向器 145的控制端則電連接於信號傳輸線 138''。

信號傳輸線 136"的兩端分別電連接於副解碼器 131_{-M+1} "的三態反向器 135的控制端以及副解碼器 141_{-1} "之四輸入 NAND閘 142的輸出端。而信號傳輸線 138"的兩端則分別電連接於副解碼器 141_{-1} "的反向器 145的控制端以及解碼器 131_{-M+1} "之三輸入 NAND閘 132的輸出端。

如圖六 A所述之操作程序一樣,對非揮發性記憶體 110 進行操作時,位址緩衝器 122會分別傳送一位址信號予接





五、發明說明 (12)

地線解碼器 130',以及可位址化的記憶單元 124。接地線解碼器 130',會根據該位址信號以及信號傳輸線 136','之信號解碼,以選擇主記憶陣列 160中適當的接地線 GL','。如果傳送的該位址信號與儲存在可位址化的記憶單元 124的位址相符時,可位址化的記憶單元 124將產生一相符信號,而該相符信號使得冗餘接地線解碼器 140','會根據該位址信號以及信號傳輸線 138','之信號解碼,以選擇冗餘記憶體陣列 170中適當的接地線 RGL','。

例如當接地線解碼器 130'、欲驅動共用接地線 GLc'、啊,副解碼器 131_{-M+1} '的輸出 GL_{M+1} ',被選擇,透過接地線解碼器 130',的副解碼器 131_{-M+1} ',之傳輸線 138',傳輸一互動信號予冗餘接地線解碼器 140',的副解碼器 141_{-1} ',,使副解碼器 141_{-1} ',的輸出 RGL_1 ',形成輸出開路狀態而無法操控共用接地線 GLc',亦即共用接地線 GLc',的電位是由副解碼器 131_{-M+1} "的輸出來決定。反之,當冗餘接地線解碼器 140"、欲驅動共用接地線 GLc",時,副解碼器 141_{-1} "的輸出 RGL_1 "被選擇,透過接地線解碼器 140",的副解碼器 141_{-1} "的輸出 RGL_1 ",被選擇,透過接地線解碼器 140",的副解碼器 141_{-1} ",的輸出 RGL_1 ",被選擇,透過接地線解碼器 140",的副解碼器 141_{-1} ",的輸出 RGL_1 ",被選擇,透過接地線解碼器 141_{-1} ",的輸出 RGL_1 ",也 副解碼器 RGLc",, 使 副解碼器 RGLc", 的 副解码器 RGLc", 的 副解码器 RGLc", 的 影出 RGLc", 的 副解码器 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出 RGLc", 的 電位 RGLc", 的 電位 RGLc", 的 影出



五、發明說明 (13)

因此,本發明是經由控制接地線解碼器 130'/130',及冗餘接地線解碼器 140'/140',,使得主記憶體陣列 160與冗餘記憶體陣列 170能直接相連。在上述的二實施例中,主記憶體陣列 160與冗餘記憶體陣列 170是共用一源極且形成一共用接地線,並且利用接地線解碼器 130'/130',之信號傳輸線 138'/138',所傳來的互動信號來控制冗餘接地線解碼器 140'/140',,以及利用冗餘接地線解碼器 140'/140',之信號傳輸線 136'/136',所傳來的互動信號來控制接地線解碼器 130'/130',使得各該電位能被正確的施加於該共用接地線上。

除了經由共用一條接地線之外,亦可經由共用一條位元線而將主記憶體陣列160與冗餘記憶體陣列170直接相連。請參考圖七,圖七為本發明之非揮發性記憶體210的部份方塊圖。非揮發性記憶體210包含有一週邊電路區220及一記憶體陣列區250,其中接地線之相關部份未顯示於圖七中。記憶體陣列區250包含有一主記憶體陣列260及一冗餘記憶體陣列270。週邊電路區220包含有一位址緩衝器222、一可位址化的記憶單元224,用來儲存主記憶體陣列260中之失效記憶單元的位址資料、一位元線解碼器230,連接於主記憶體陣列260之位元線BL、一冗餘位元線解碼器240,電連接於冗餘記憶體陣列270之位元線RBL。

請參考圖八與圖九,圖八為本發明之非揮發性記憶體






五、發明說明 (14)

210之記憶體陣列區 250的電路圖,圖九為本發明之非揮發性記憶體 210的記憶體陣列區 250的結構圖。非揮發性記憶體 210是設於一半導體晶片 280之基底 282上。記憶體陣列區 250包含有一主記憶體陣列 260以及一冗餘記憶體陣列 270直接相連接,而主記憶體陣列 260與冗餘記憶體陣列 270直接相連接,而主記憶體陣列 260之邊界的位元線 BLM+與冗餘記憶體陣列 270之邊界的位元線 RBL是合併成一條共用位元線 BLc,亦即設於主記憶體陣列區 260與冗餘記憶體陣列區 270之交界處的該主汲極區以及該冗餘汲極區係為一共用摻雜區。。

主記憶體陣列 260包含有 M+1條 位元線 BL1~BLM+1、 M條接地線 GL1~GLM、以及複數個記憶胞。每一記憶胞均包含有一源極區 286與一汲極區 284形成於一半導體晶片 280之基底 282內,以及一開極 288設於基底 282之上。每一接地線 GL分別電連接於主記憶體陣列 260內之一預定數目個記憶胞之源極區 286,而每一位元線 BL则分別電連接於主記憶體陣列 260內之一預定數目個記憶胞之汲極區 284。在 M+1條位元線中, BL2~BLM+可用來操作設於兩旁的記憶胞,即位元線中, BL2~BLM+可用來操作設於兩旁的記憶胞,即位元線 BL2~BLM+是由兩旁的記憶胞共用的,而在主記憶體陣 260最邊緣的位元線 BL1則只能用來操作單邊的記憶胞。

冗餘記憶體陣列 270包含有 N+1條 位元線 RBL1~RBLN+1、 N條接地線 RGL1~RGLN、以及複數個記憶胞。每一記憶胞均包





五、發明說明 (15)

含有一源極區 286及一汲極區 284形成於半導體晶片 280之基底 282內,以及一閘極 288設於基底 282之上。每一接地線 RGL分別電連接於冗餘記憶體陣列 270內之一預定數目個記憶胞之源極區 286,而每一位元線 RBL則分別電連接於冗餘記憶體陣列 270內之一預定數目個記憶胞之汲極區 284。餘記憶體陣列 270內之一預定數目個記憶胞之汲極區 284。在 N+1條位元線中, RBL1~RBL河用來操作兩旁的記憶胞,即位元線 RBL1~RBL是由兩旁的記憶胞共用的,而位元線 RBL1+則只能用來操作單邊的記憶胞。

請參考圖十 A, 圖十 A為本發明之位元線解碼器 230'及 C 会 位元線解碼器 240'邏輯電路圖。位元線解碼器 231' 包含有 M+1個副解碼器 231-1'~231-M+1', 每一副解碼器 231'分别 應於主記憶體陣列 260的一條位元線 BL'。除了副解碼器 231-2'~231-M'均包含有二個三輸入 NAND閘,用來接收位址信號、一個二輸入的 NAND閘,其二輸入端分別電連接於二個三輸入 NAND閘的輸出端,以及一個反向器 234, 其輸入端電連接於 NAND閘的輸出端。而對應於位元線 BL M+1'的副解碼器 231-M+1'包含有一個三輸入的 NAND閘 232,用來接收位址信號、一個二輸入的 NAND閘 233以及一反向器 234, 其中 NAND閘 233的一入端電連接於 NAND閘 232的輸出端,而控制端則電連接於 C 號傳輸線 236'。

冗餘位元線解碼器 240'則包含有 N+1個副碼器





五、發明說明 (16)

241-1'~241-N+1',每一副解碼器 241'對應於冗餘記憶體陣列 270的一條位元線 RBL'。除了副解碼器 241-1'及 241-N+1'之外,每一個副解碼器 241-2'~241-N'均包含有二個四輸入 NAND閘,用來接收位址信號以及相符信號、一個二輸入的 NAND閘,其二輸入端分別電連接於二個四輸入 NAND閘的輸出端,以及一個反向器。而對應於位元線 RBL1'的副解碼器 241-1'包含有一個四輸入的 NAND閘 242,用來接收位址信號以及相符信號、一個二輸入的 NAND閘 243,其一輸入端電連接於 NAND閘 242的輸出端,而控制端則電連接於信號傳輸線 238'。

信號傳輸線 236'的兩端分別電連接於副解碼器 231-M+1'的二輸入 NAND閘 233的一個輸入端及副解碼器 241-1'之四輸入 NAND閘 242的輸出端。而信號傳輸線 238'的兩端則分別電連接於副解碼器 241-1'的二輸入 NAND閘 243的一個輸入端及副解碼器 231-M+1'之三輸入 NAND閘 232的輸出端。

對非揮發性記憶體 210進行操作時,位址緩衝器 222會分別傳送一位址信號予位元線解碼器 230'及可位址化的記憶單元 224。位元線解碼器 230'會先將該位址信號解碼, 選擇主記憶體陣列 260中適當的位元線 BL。如果傳送的位址信號與儲存在可位址化的記憶單元 224的位址相符時,可位址化的記憶單元 224將產生一相符信號,而該相符信號使得冗餘位元線解碼器 240'會根據該位址信號以及





五、發明說明 (17)

信號傳輸線 236'之信號解碼,以選擇冗餘記憶體陣列 270中適當的位元線 RBL'。

當位元線解碼器 230 '欲驅動共用位元線 BLc'時,副解碼器 231_{-M+1} '的輸出 BL $_{M+1}$ '被選擇,透過位元線解碼器 230'的副解碼器 231_{-M+1} '之信號傳輸線 238'傳輸一互動信號予冗餘位元線解碼器 240'的副解碼器 241_{-1} ',使副解碼器 241_{-1} '的輸出 RBL_1 '亦被選擇,使得副解碼器 231_{-M+1} '以及 241_{-1} '都被選擇(即等電位輸出)。反之,當冗餘位元線解碼器 240'欲驅動共用接地線 GLc'時,副解碼器 241_{-1} '的輸出 RBL_1 '被工程,透過位元線解碼器 240'的副解碼器 241_{-1} '之信號傳輸線 236'傳輸一互動信號予位元線解碼器 241_{-1} '之信號傳輸線 236'傳輸一互動信號予位元線解碼器 230'的副解碼器 231_{-M+1} ",使副解碼器 231_{-M+1} ",使副解碼器 231_{-M+1} ",使副解碼器 231_{-M+1} ",如 數出 31_{-M+1} ",使副解碼器 31_{-M+1} ",如 數出 31_{-M+1} ",如 數 選擇(即 等電位輸出)。

同理,請參考圖十B,圖十B為本發明之位元線解碼器230',及冗餘位元線解碼器240',之另一實施例的邏輯電路圖。其中對應於位元線BLM+1'的副解碼器231-M+1'則包含有一個三輸入的NAND閘232、一反向器234、以及一三態輸出反向器235,其中三態輸出反向器235的控制端係電連接信號傳輸線236',。而對應於位元線RBL1'的副解碼器241-1'包含有一個四輸入的NAND閘242,用來接收位址信號及相符信號、一反向器244、以及一三態輸出反向器245,其中反向器245的控制端則電連接於信號傳輸線





五、發明說明 (18)

238''.

如圖六 B所述之操作程序一樣,圖十 B所揭露之實施例在對非揮發性記憶體 210進行操作時,位址緩衝器 222亦會分別傳送一位址信號予位元線解碼器 230','會先將該相符信號以及位址信號解碼,以選擇主記憶陣列 260中適當的位元線BL。如果傳送的該位址信號與儲存在可位址化的記憶單元 224將產生一相符信號,而該相符信號使得冗餘位元線解碼器 240','會根據「位址化的記憶單元 224傳來的信號解碼,以選擇冗餘記憶體陣列 270中適當的位元線 RBL',。

在上述的圖十A、B二實施例中,本發明是經由控制位元線解碼器 230'/230',及冗餘位元線解碼器 240'/240',,使得主記憶體陣列 260與冗餘記憶體陣列 270能直接相連。也就是說,主記憶體陣列 260與冗餘記憶體陣列 270是共用一汲極且形成一共用位元線,並且利用位元線解碼器 230'/230',之信號傳輸線 238'/238',所傳來的互動信號來控制冗餘位元線解碼器 240'/240',以及利用冗餘位元線碼器 240'/240',以及利用冗餘位元線碼器 240'/240',以及利用冗餘位元線碼器 240'/240',以及利用冗餘位元線 碼器 240'/240',之信號傳輸線 236'/236',所傳來的互動信號來控制位元線解碼器 230'/230',使得各該電位能被正確的施加於該共用位元線上。





五、發明說明 (19)

以上所述僅本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖示之簡單說明

圖一為習知之非揮發性記憶體的方塊圖。

圖二 A為習知非揮發性記憶體之記憶體陣列區的結構示意圖。

圖二 B為習知非揮發性記憶體的記憶體陣列區的電路示意圖。

圖三為本發明之非揮發性記憶體的部份方塊圖。

圖四為本發明之非揮發性記憶體的記憶體陣列區的電路圖。

圖五為本發明之非揮發性記憶體的記憶體陣列區的結 構圖。

圖六 A為本發明之接地線解碼器及冗餘接地線解碼器 之一實施例的邏輯電路圖。

圖六 B為本發明之接地線解碼器及冗餘接地線解碼器 之另一實施例的·邏輯電路圖。

圖七為本發明之非揮發性記憶體的部份方塊圖。

圖八為本發明之非揮發性記憶體的記憶體陣列區的電路圖。

圖 九 為 本 發 明 之 非 揮 發 性 記 憶 體 的 記 憶 體 陣 列 區 的 結 圖 。

圖十A為本發明之位元線解碼器及冗餘位元線解碼器 邏輯電路圖。

圖十 B為本發明之位元線解碼器及冗餘位元線解碼器



to the second

之另一實施例的邏輯電路圖。

圖示之符號說明

1 0	非揮發性記憶體	
2 0	週邊電路區	
22	位 址 緩 衝 器	
2 4	可位址化記憶體單元	
2 6	主記憶體陣列接地線解碼器	•
27	主記憶體陣列位元線解碼器	
28	冗餘記憶體陣列接地線解碼	器
2 9	冗餘記憶體陣列位元線解碼	器
5 0	記憶體陣列區	
6 0	主記憶體陣列	
7 0	場 氧 化 層	
72	虚記憶體	
8 0	冗餘記憶體陣列GL、RGL接地	2 線
BL · RBL	位元線	
1 1 0	非揮發性記憶體	
1 2 0	週邊電路區	
122	位址緩衝器	
1 2 4	可位址化記憶體單元	
130 \ 130' \ 130''	接地線解碼器	
230 \ 230' \ 230''	位 元 線 解 碼 器	



131'、141'、231'、241'、131''、141''、231''、 241'' 副解碼器

132、133、142、143、232、233、242、243 NAND閘 134、144、234、244 反向器

135、145、235、245 三態輸出反向器

140、140′、140′′ 冗餘接地線解碼器

240、240'、240' 冗餘位元線解碼器

136、138、136'、138'、136''、138'' 信號傳輸線

236'、238'、236''、238'' 信號傳輸線

150 記憶體陣列區

160 主記憶體陣列

180 半導體晶片

182 基底

184 源 極

 186
 汲極

 188
 閘極

210 非 揮 發 性 記 憶 體 ...

220 週邊電路區

222 位址缓衝器

224 可位址化記憶體單元

230 位元線解碼器

232 冗餘位元線解碼器

236、238 信號傳輸線



250

260

270 -

280

282

284

286

288

記憶體陣列區

主記憶體陣列

冗餘記憶體陣列


半導體晶片

基底

汲 極

源 極

閘 極



- 1. 一種係設於一半導體晶片之基底上的非揮發性記憶體,該非揮發性記憶體包含有:
- 一主記憶體陣列區 (main memory array), 且該主記憶體陣列區包含有:

至少一主記憶胞 (memory cell),且該主記憶胞包含有一主源極區 (source)與一主汲極區 (drain)設於該半導體晶片之基底內;

至少一主位元線(bit lines),且該主位元線係電連接於該主記憶胞之該主汲極區;

至少一主接地線 (ground lines),且該主接地線係電 运接於該主記憶胞之該主源極區;

一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區(redundancy memory array),且該冗餘記憶體陣列區包含有:

至少一冗餘記憶胞,且該冗餘記憶胞包含有一冗餘源極區與一冗餘汲極區設於該半導體晶片之基底內;

至少一冗餘位元線,且該冗餘位元線係與該冗餘記憶胞之該冗餘汲極區相互電連接;

至少一冗餘接地線,且該冗餘接地線係與該冗餘記憶胞之該冗餘源極區相互電連接;以及

一共用源極區,用來當作該主記憶體陣列區與該冗餘記憶體陣列區之交界處的該主源極區以及該冗餘源極區。

2. 如申請專利範圍第 1項之非揮發性記憶體,其中該非



揮發性記憶體另包含有一週邊電路區,且該週邊電路區包含有:

一主記憶體接地線解碼器 (main memory ground line decoder), 電連接於該主記憶體陣列區之該主接地線;一冗餘記憶體接地線解碼器 (redundancy memory ground line decoder), 電連接於該冗餘記憶體陣列區之該冗餘接地線;以及

至少二信號傳輸線,且各該信號傳輸線的兩端係分別電連接於該主記憶體接地線解碼器與該冗餘記憶體接地線解碼器。

- 4. 如申請專利範圍第3項之非揮發性記憶體,其中該主






- 7. 如申請專利範圍第1項之非揮發性記憶體,其中該非揮發性記憶體係為一具有虛接地陣列結構的非揮發性記憶體。
- 8. 一種係設於一半導體晶片之基底上的非揮發性記憶,該非揮發性記憶體包含有:

一主記憶體陣列區,且該主記憶體陣列區包含有:至少一主記憶胞,且該主記憶胞包含有一主源極區與

一主汲極區設於該半導體晶片之基底內;



至少一主位元線,且該主位元線係電連接於該主記憶胞之該主汲極區;

至少一主接地線,且該主接地線係電連接於該主記憶胞之該主源極區;

一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區,且該冗餘記憶體陣列區包含有:

至少一冗餘記憶胞,且該冗餘記憶胞包含有一冗餘源極區與一冗餘汲極區設於該半導體晶片之基底內;

至少一冗餘位元線,且該冗餘位元線係與該冗餘記憶胞之該冗餘汲極區相互電連接;

至少一冗餘接地線,且該冗餘接地線係與該冗餘記憶胞之該冗餘源極區相互電連接;以及

一共用汲極區,用來當作該主記憶體陣列區與該冗餘記憶體陣列區之交界處的該主汲極區以及該冗餘汲極區。

9. 如申請專利範圍第8項之非揮發性記憶體,其中該非揮發性記憶體另包含有一週邊電路區,且該週邊電路區包含有:

一主記憶體位元線解碼器,電連接於該主記憶體陣列區之該主位元線;

冗餘記憶體位元線解碼器,電連接於該冗餘記憶體陣列區之該冗餘位元線;以及

至少二信號傳輸線,且各該信號傳輸線的兩端係分別電連接於該主記憶體位元線解碼器與該冗餘記憶體位元線解碼





端係電連接於該四輸入之NAND閘的輸出端,而該三態反向器之輸入端則係電連接於該主記憶體位元線解碼器中電連接於該共用位元線之副解碼器的三輸入NAND閘的輸出端。


- 13. 如申請專利範圍第12項之非揮發性記憶體,其中該主記憶體位元線解碼器中連接至該共用位元線之該副解碼器包含有一用來接收位址信號之三輸入的NAND閘的一輸入端入的NAND閘以及一反向器,且該二輸入NAND閘的一輸入端係電連接於該三輸入之NAND閘的輸出端,而該二輸入NAND閘的輸入端則係電連接於冗餘位元線解碼器中電連接於另一輸入端則係電連接於冗餘位元線解碼器中電連接於該共用位元線之副解碼器的四輸入NAND閘的輸出端;

而該冗餘記憶體位元線解碼器中連接至該共用位元線之該副解碼器則包含有一用來接收位址信號以及相符信號



之四輸入的 NAND閘、一個二輸入的 NAND閘以及一個反向器,且該二輸入 NAND閘的一輸入端係電連接於該四輸入之 NAND閘的輸出端,而該二輸入 NAND閘的另一輸入端則係電連接於該主記憶體位元線解碼器中電連接於該共用位元線之副解碼器的三輸入 NAND閘的輸出端。

- 14. 如申請專利範圍第8項之非揮發性記憶體,其中該非揮發性記憶體係為一具有虚接地陣列結構的非揮發性記憶體。
- 15. 一種係設於一半導體晶片之基底上的非揮發性記憶體,該非揮發性記憶體包含有:
- 一主記憶體陣列區,且該主記憶體陣列區,包含有至少一主記憶胞:
- 一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區,且該冗餘記憶體陣列區包含有至少一冗餘記憶胞;以及
- 一共用掺雜區,設於該主記憶體陣列區與該冗餘記憶體陣列區之交界處,以同時電連接於鄰接於該交界處的該主記憶胞以及該冗餘記憶胞。
- 16. 如申請專利範圍第 15項之非揮發性記憶體,其中該主記憶胞以及該冗餘記憶胞均各包含有一源極區與一汲極區設於該半導體晶片之基底內,且該共用摻雜區係用來作為



鄰接於該交界處之該主記憶胞以及該冗餘記憶胞的共用源極區。

17. 如申請專利範圍第 15項之非揮發性記憶體,其中該主記憶胞以及該冗餘記憶胞均各包含有一源極區與一汲極區設於該半導體晶片之基底內,且該共用摻雜區係用來作為鄰接於該交界處之該主記憶胞以及該冗餘記憶胞的共用汲極區。






器,該方法包含有下列步驟:

當欲利用該主記憶體接地線解碼器來定址電連接至該共用摻雜區的一共用接地線時,該主記憶體接地線解碼器會經由該第一信號傳輸線來傳輸一信號予該冗餘記憶體接地線解碼器,以決定該共用接地線之電位,並使該共用接地線與該冗餘記憶體接地線解碼器間之電性連接形成開路狀態;以及

當欲利用該冗餘記憶體位元線解碼器來定址該共用接地線時,該冗餘記憶體接地線解碼器會經由該第二信號傳輸線來傳輸一信號予該主記憶體接地線解碼器,以決定該州接地線之電位,並使該共用接地線與該主記憶體接地線解碼器間之電性連接形成開路狀態。



體接地線解碼器,一電連接於該冗餘記憶體陣列區之該冗餘接地線的冗餘記憶體接地線解碼器,以及至少一第一、第二信號傳輸線,且各該信號傳輸線的兩端係分別電連接於該主記憶體接地線解碼器與該冗餘記憶體接地線解碼器,該方法包含有下列步驟:

當欲利用該主記憶體接地線解碼器來定址電連接至該共用掺雜區的一共用接地線時,該主記憶體接地線解碼器會經由該第一信號傳輸線來傳輸一信號予該冗餘記憶體接地線解碼器,使得該共用接地線與各該副解碼器都被選擇而呈等電位輸出;以及

當欲利用該冗餘記憶體接地線解碼器來定址該共用接地線時,該冗餘記憶體接地線解碼器會經由該第二信號傳輸線來傳輸一信號予該主記憶體接地線解碼器,使得該共用接地線與各該副解碼器都被選擇而呈等電位輸出。





冗餘記憶胞之源極區的冗餘接地線,而該週邊電路區則包含有一電連接於該主記憶體陣列區之該主位元線的主記憶體陣列區之該完體位元線的區之該冗餘位元線的冗餘記憶體位元線解碼器,以及至少一第一條分別碼號傳輸線的內端條分別電連接於該主記憶體位元線解碼器與該冗餘記憶體位元線解碼器,該方法包含有下列步驟:

當欲利用該主記憶體位元線解碼器來定址電連接至該共用摻雜區的一共用位元線時,該主記憶體位元線解碼器會經由該第一信號傳輸線來傳輸一信號予該冗餘記憶體位元線解碼器,以決定該共用位元線之電位,並使該共用位元線與該冗餘記憶體位元線解碼器間之電性連接形成開路狀態;以及

當欲利用該冗餘記憶體位元線解碼器來定址該共用位元線時,該冗餘記憶體位元線解碼器會經由該第二信號傳輸線來傳輸一信號予該主記憶體位元線解碼器,以決定該共用位元線之電位,並使該共用位元線與該主記憶體位元線解碼器間之電性連接形成開路狀態。

21. 一種控制一虛接地陣列結構之非揮發性記憶體的方,該非揮發性記憶體包含有一主記憶體陣列區,一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區,一週邊電路區,以及一設於該主記憶體陣列區與該冗餘記憶體陣列區之交界處的共用摻雜區,該主記憶體陣列區包含有至



當欲利用該主記憶體位元線解碼器來定址電連接至該共用摻雜區的一共用位元線時,該主記憶體位元線解碼器會經由該第一信號傳輸線來傳輸一信號予該冗餘記憶體位元線解碼器,使得該共用位元線與各該副解碼器都被選擇而呈等電位輸出;以及

當欲利用該冗餘記憶體位元線解碼器來定址該共用位元線時,該冗餘記憶體位元線解碼器會經由該第二信號傳輸線來傳輸一信號予該主記憶體位元線解碼器,使得該共用位元線與各該副解碼器都被選擇而呈等電位輸出。

22. 一種係設於一半導體晶片之基底上的非揮發性記憶體,該非揮發性記憶體包含有:

一主記憶體陣列區,且該主記憶體陣列區包含有至少



- 一主記憶胞:
- 一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區,且該冗餘記憶體陣列區包含有至少一冗餘記憶胞;
- 一共用掺雜區,設於該主記憶體陣列區與該冗餘記憶體陣列區之交界處,為鄰接於該交界處的該主記憶胞以及該冗餘記憶胞所共用;以及
- 一週邊電路區,且該週邊電路區包含有至少一解碼器。
- 23.如申請專利範圍第22項之非揮發性記憶體,其中該解一一器包含有;
- 一主記憶體解碼器;
- 一冗餘記憶體解碼器;以及
- 一共用解碼器。
- 24. 如申請專利範圍第23項之非揮發性記憶體,其中該共用解碼器係為一共用接地線解碼器。
- 25. 如申請專利範圍第23項之非揮發性記憶體,其中該共用解碼器係為一共用位元線解碼器。
- 26. 一種係設於一半導體晶片之基底上的非揮發性記憶體,該非揮發性記憶體包含有:
 - 一主記憶體陣列區,且該主記憶體陣列區包含有:



至少一主記憶胞,且該主記憶胞包含有一主源極區與一主汲極區設於該半導體晶片之基底內;

至少一主位元線,且該主位元線係電連接於該主記憶胞之該主汲極區;

至少一主接地線,且該主接地線係電連接於該主記憶胞之該主源極區;

一直接相連接於該主記憶體陣列區之冗餘記憶體陣列區,且該冗餘記憶體陣列區包含有:

至少一冗餘記憶胞,且該冗餘記憶胞包含有一冗餘源極區與一冗餘汲極區設於該半導體晶片之基底內;

至少一冗餘位元線,且該冗餘位元線係與該冗餘記憶胞之該冗餘汲極區相互電連接;

至少一冗餘接地線,且該冗餘接地線係與該冗餘記憶胞之該冗餘源極區相互電連接,其中該主記憶體陣列區與該冗餘記憶體陣列區共用一共用掺雜區;以及

一週邊電路區,且該週邊電路區包含有至少一解碼器。

27. 如申請專利範圍第26項之非揮發性記憶體,其中該解碼器包含有;

主記憶體接地線解碼器,電連接於該主記憶體陣列區之該主接地線;

一 冗 餘 記 憶 體 接 地 線 解 碼 器 , 電 連 接 於 該 冗 餘 記 憶 體 陣 列 區 之 該 冗 餘 接 地 線 ; 以 及




至少二信號傳輸線,且各該信號傳輸線的兩端係分別電連接於該主記憶體接地線解碼器與該冗餘記憶體接地線解碼器。


- 28. 如申請專利範圍第 27項之非揮發性記憶體,其中該解碼器另包含有一共用接地線解碼器。
- 29. 如申請專利範圍第 26項之非揮發性記憶體,其中該共用摻雜區係用來當作該主記憶體陣列區與該冗餘記憶體陣列區之交界處的該主源極區以及該冗餘源極區。
- 30. 如申請專利範圍第26項之非揮發性記憶體,其中該解碼器包含有;
- 一主記憶體位元線解碼器,電連接於該主記憶體陣列區之該主位元線;
- 一冗餘記憶體位元線解碼器,電連接於該冗餘記憶體陣列區之該冗餘位元線;以及
- 至少二信號傳輸線,且各該信號傳輸線的兩端係分別電連接於該主記憶體位元線解碼器與該冗餘記憶體位元線解碼器。
- 31. 如申請專利範圍第30項之非揮發性記憶體,其中該解碼器另包含有一共用位元線解碼器。





32. 如申請專利範圍第26項之非揮發性記憶體,其中該共用掺雜區係用來當作該主記憶體陣列區與該冗餘記憶體陣列區之交界處的該主汲極區以及該冗餘汲極區。















圖口





圖六A





; :: } ::

圖七

